🏛️ Vision & Entstehungsgeschichte: Der 16-Bit Relais-Großrechner 🏛️ Vision & Genesis: The 16-Bit Relay Mainframe

Wie aus einer kühnen Idee zweier österreichischer Ingenieure ein diskretes elektromechanisches Gesamtkunstwerk mit Ferritkernspeicher entstand. How a bold idea between two Austrian engineers evolved into a discrete electromechanical masterpiece with ferrite core memory.

🚀 Warum zur Hölle baut man heute einen Relais-Computer? (Christian) 🚀 Why on earth would anyone build a relay computer today? (Christian)

In einer Zeit, in der jeder billige Smartphone-Chip Milliarden von Transistoren unsichtbar in mikroskopischem Silizium versteckt, ist das Verständnis dafür verloren gegangen, was ein Computer im Innersten eigentlich tut. Peter Prikasky und ich wollten keine Blackbox, sondern einen Computer, den man sehen, hören und im wahrsten Sinne des Wortes begreifen kann.

In an era where everyday smartphone chips conceal billions of transistors inside microscopic silicon, humanity has largely lost touch with what a computer actually does at its physical heart. Peter Prikasky and I didn't want another sealed black box. We wanted a computer you can see, hear, and physically comprehend.

Jedes einzelne Bit wird von einem echten, mechanischen Kontakt geschaltet. Wenn der Rechner eine Zahl addiert, flitzt ein winziges Schilfrohr-Relais (Reed-Relais) im Vakuumglas zusammen — mit einem feinen, samtigen Klacken. Und als Speicher dient kein anonymer DRAM-Chip, sondern echter Magnetkernspeicher: Kleine dunkelbraune Keramik-Ringe, die von Hand auf ein Drahtkreuz gewebt wurden, genau wie im Apollo-Mondlandefähren-Computer von 1969.

Every single bit is toggled by an authentic, physical mechanical switch. When the machine adds two numbers, miniature reed relay tongues snap together inside hermetic vacuum glass tubes with a delicate, rhythmic click. And for memory, we don't rely on anonymous DRAM silicon, but on genuine magnetic core memory: tiny ceramic toroids hand-woven onto an enameled wire matrix — exactly like the Apollo Guidance Computer that flew astronauts to the Moon in 1969.

Der CLACK-MAINFRAME ist kein Spielzeug, sondern eine vollwertige 16-Bit-Maschine mit zwei echten 19-Zoll-Baugruppenträgern ("Zwei Türme"): Turm 1 rechnet und schaltet, Turm 2 speichert und zeigt das Bild auf Bildschirmen und Oszilloskopen an!

The CLACK-MAINFRAME is no toy; it is an industrial-grade 16-bit computer housed across two modular 19-inch Eurocard racks ("The Two Towers"): Tower 1 handles execution and arithmetic; Tower 2 drives magnetic storage and feeds graphical displays and vector oscilloscopes!

🔬 Diskrete Relaisrechner-Physik auf neuem Leistungsniveau (Peter) 🔬 Discrete Relay Computing Physics at a New Frontier (Peter)

Klassische Relaisrechner (wie z.B. Konrad Zuses Z3 von 1941 oder moderne Bastelprojekte mit KFZ-/Printrelais) scheitern an drei fundamentalen Schranken: Schaltzeit (5–15 ms), Kontaktprellen (1–3 ms) und mechanischer Kontaktabbrand nach bereits $10^6$ Zyklen (bei 20 Hz Dauerbetrieb nach nur 14 Stunden erreicht!).

Classical relay computers (such as Konrad Zuse's Z3 from 1941 or hobbyist rigs using automotive/power relays) are bottlenecked by three severe physical constraints: actuation time (5–15 ms), contact bounce (1–3 ms), and spark erosion causing contact welding after just $10^6$ cycles (at 20 Hz, reached in under 14 hours!).

Die CLACK-RR Architektur durchbricht diese Schranken durch fünf physikalische Schlüsseltechnologien:

The CLACK-RR architecture shatters these constraints through five physics-driven engineering innovations:

  • Faktor 50 schneller: Hermetisch versiegelte Schutzgas-Reed-Relais mit Rhodium/Ruthenium-Kontakten erreichen Taktfrequenzen von $1.000 ext{ bis }1.500 ext{ Hz}$ ($1{,}0 ext{–}1{,}5 ext{ kHz}$).
  • 50x Faster: Hermetically sealed reed capsules with rhodium/ruthenium contacts sustain clock speeds from $1,000 ext{ to }1,500 ext{ Hz}$ ($1.0 ext{–}1.5 ext{ kHz}$).
  • Faktor 100 höhere Lebensdauer: Über $10^9$ fehlerfreie Schaltspiele durch konsequentes stromloses Schalten (Cold Switching).
  • 100x Longer Life: Over $10^9$ defect-free operations via zero-current cold-switching discipline.
  • Passiver Manchester Carry-Bypass: Wechslernetzwerk (Shenler DIP-1C05), das den 16-Bit Übertrag mit Lichtgeschwindigkeit in unter 2 Nanosekunden durchschaltet!
  • Passive Manchester Carry Bypass: Form-C ladder (Shenler DIP-1C05) propagating 16-bit carry pulses at wire speed in under 2 nanoseconds!
  • Zero-Wait Ferritkernspeicher: 3D Magnetkernspeicher mit Koinzidenzstrom-Halbströmen ($175 ext{ mA}$) liefert Datenwörter in $< 500 ext{ ns}$ — Null Taktzyklen Speicher-Latenz für die Relais-CPU.
  • Zero-Wait Core Memory: 3D coincident-current magnetic memory ($175 ext{ mA}$ half-currents) serves words in $< 500 ext{ ns}$ — exactly zero wait-states for the CPU.

🏰 Die Zwei-Türme-Architektur (Dual-Tower Mainframe Topology) 🏰 The Dual-Tower Mainframe Topology

Warum zwei getrennte 19-Zoll Eurocard-Baugruppenträger? Elektromagnetische Trennung von Hochstrom-Schaltwerken und rauschempfindlicher Kernspeicher-Sensorik. Why two separate 19-inch Eurocard racks? Electromagnetic segregation of high-current relay coils and ultra-sensitive core memory sense amps.

⚡ TURM 1: CPU & RECHENWERK ⚡ TOWER 1: CPU & COMPUTE CHASSIS

Der elektromechanische Maschinenraum. Beherbergt alle Relais-Schaltwerke, den Manchester-Addierer, das Registerwerk und die Taktzentrale. The electromechanical engine room. Houses all relay switching networks, the Manchester adder, dual-port register file, and master sequencer.

  • POD 05 (Backplane): 6-Slot Eurocard-Interconnect mit >10A Power-Schienen & 10k Bus-Terminierung.6-slot Eurocard backplane with >10A heavy power rails & 10k bus termination.
  • POD 04 (Sequencer): 4-Phasen Taktgenerator ($T_0..T_5$), 10V Overdrive-Pulsformer & Diodenmatrix.4-phase master sequencer ($T_0..T_5$), 10V overdrive driver & microcode matrix.
  • POD 03 (PC & MAR): 16-Bit Synchroner Program Counter, MAR-Adresswerk & Stack Pointer.16-bit synchronous Program Counter (PC), MAR address unit & Stack Pointer.
  • POD 02 (Register File): 16-Bit Dual-Port Registersatz (ACC, R0..R3, TMP) mit Relais-Flipflops & Bit-LEDs.16-bit dual-port register file (ACC, R0..R3, TMP) with relay flip-flops & LEDs.
  • POD 01 (Manchester ALU): 16-Bit Arithmetik- & Logikwerk mit Shenler DIP-1C05 Wechslern (<2ns Carry).16-bit arithmetic & logic unit with Shenler DIP-1C05 contacts (<2ns carry).
  • POD 07 (Math Coprocessor): Diskreter 16-Bit Hardware-Multiplizierer & Dividierer (Shift-and-Add).Discrete 16-bit hardware multiplier & divider co-processor (Shift-and-Add).
  • Slice 3 (PDP-11 Frontpanel): 32 massive Knebelschalter, Adress-/Daten-LEDs & Einzelschritt-Steuerung.Vintage PDP-11 front panel with 32 toggle switches, LEDs & single-step control.

🧠 TURM 2: FERRITKERNSPEICHER & I/O 🧠 TOWER 2: CORE MEMORY & I/O CHASSIS

Das magnetische Gedächtnis und die Außenwelt-Schnittstellen. Völlig entkoppelt von Spulen-Schaltspitzen zur rauschfreien Sensierung von $15\,\text{mV}$ Kernimpulsen. The magnetic memory and interface dock. Isolated from coil inductive spikes to allow crystal-clean sensing of delicate $15\,\text{mV}$ core pulses.

  • Board 02 (Baseboard): Controller Baseboard mit Halbstrom-Treibern ($175\,\text{mA}$) & 12x 7-Segment-Displays.Controller baseboard with 175mA half-current drivers & 12x 7-segment displays.
  • Board 01 (Core Plane): 32x32 Ferritkern-Ebene (1.024 Bit handgewebter Kernspeicher mit 4 Drähten).32x32 core memory plane (1,024 bits of hand-woven magnetic storage with 4 wires).
  • 16.384-Core 3D Cube: 8 gestapelte Ferritkern-Ebenen unter optischer Acryl-Rauchglashaube.8 stacked ferrite core planes beneath a smoked optical acrylic glass enclosure.
  • Board 03 (Clack-Core-ROM): Handgewebter 64-Word Fädel-ROM für Bootcode & Systemdiagnose.Hand-threaded 64-word rope ROM cartridge for boot code & system diagnostics.
  • Slice 1 (VGA & Audio): THS7316 0.70Vpp gepufferte VGA-Ausgabe, Dual USB Host & YM2149 Chiptune Sound.THS7316 0.70Vpp buffered VGA output, dual USB host & YM2149 arcade sound.
  • Slice 2 (Industrial I/O): 24V Optokoppler, Darlington-Treiber, RS-485 & Infineon XMC4500 RTOS Dock.24V optocouplers, Darlington drivers, RS-485 & Infineon XMC4500 RTOS dock.
  • Slice 5 (Scope XY Vector): R-2R DACs, TL072 Operationsverstärker (±5V) & 4 BNC-Buchsen für Vektorgrafik.R-2R DACs, TL072 op-amps (±5V) & 4 BNC outputs for oscilloscope vector graphics.
  • POD 06 (Matrix Display): Autonomer 64x64 RGB LED Matrix Display Pod (100% THT, autarke Zählerlogik).Autonomous 64x64 RGB LED matrix display pod (100% THT, hardware scan engine).

🌉 Der 40-polige CLACK-BUS Inter-Tower Highway 🌉 The 40-Pin CLACK-BUS Inter-Tower Highway

Beide Türme sind über eine flexible, impedanzkontrollierte 40-Pin Flachband-Brücke verbunden. Durch die dreifache Stromführung an Pins 35, 37 und 39 bleibt der Spannungsabfall zwischen den Türmen selbst bei 4 Ampere Maximallast unter $80\,\text{mV}$ — das System arbeitet absolut stabil und rückwirkungsfrei. Both towers are coupled via a flexible, impedance-controlled 40-pin ribbon highway. Triple-redundant power feeding on Pins 35, 37, and 39 ensures that cross-tower voltage drops remain under $80\,\text{mV}$ even during full 4-Amp load swings — delivering unconditional stability.

❤️ Wie der Relaisrechner funktioniert: Jede Komponente erklärt ❤️ How the Relay Computer Works: Every Component Explained

Kein Fachchinesisch — anschauliche Vergleiche, Mechanik und echte Relais-Physik für jede einzelne Baugruppe. No obscure jargon — intuitive analogies, mechanics, and authentic relay physics for every single module.

🧲 1. Das Reed-Relais: Der Schalter im Vakuumglas 🧲 1. The Reed Relay: A Switch Inside Vacuum Glass

Was ist eigentlich ein Relais? Nichts anderes als ein elektrischer Lichtschalter, den man nicht mit dem Finger drückt, sondern mit einem Elektromagneten einschaltet! Bei unseren Reed-Relais sitzen zwei hauchdünne Zungen aus ferromagnetischem Metall berührungslos in einem luftleeren Glasröhrchen. Fließt Strom durch die Spule außen herum, zieht das Magnetfeld die beiden Zungen blitzschnell zusammen: Klack! Der Stromkreis ist geschlossen.

What exactly is a relay? Simply an electrical light switch operated not by human fingers, but by an electromagnet! In our reed relays, two paper-thin ferromagnetic metal reeds are sealed inside a vacuum glass capsule. When current energizes the copper coil wrapped around the tube, the magnetic field snaps the two reeds together: Click!

💡 Für Dummies: Weil im Glas kein Sauerstoff ist, entsteht kein Funken und kein Ruß. Der Kontakt schaltet über 1 Milliarde Mal ohne Verschleiß! 💡 For Dummies: Because there is zero oxygen inside the vacuum, sparks cannot cause soot or burning. The contacts endure over 1 billion clicks without wear!

➕ 2. Die ALU: Rechnen wie mit Dominosteinen ➕ 2. The ALU: Arithmetic Like Falling Dominoes

Die ALU (Arithmetic Logic Unit) ist das eigentliche Rechenwerk. Wenn zwei 16-Bit Zahlen addiert werden (z.B. $42 + 137$), muss für jedes Bit ein Übertrag (Carry) zur nächsten Stelle weitergereicht werden ($1 + 1 = 0$, Übertrag $1$). Normale Relaisrechner müssten 16-mal hintereinander warten, bis ein Relais nach dem anderen anzieht — das würde ewig dauern!

The ALU (Arithmetic Logic Unit) is the calculation core. When two 16-bit numbers are added, each binary column may generate a carry to the next column ($1 + 1 = 0$, carry $1$). In classical relay computers, each bit had to wait for the previous relay to physically move — taking forever!

💡 Der Manchester-Trick: Wir stellen alle 16 Relaiskontakte im Vorfeld ein. Dann schicken wir einen winzigen Strompuls los, der wie fallende Dominosteine in unter 2 Nanosekunden durch alle 16 Bits saust! Addition in Lichtgeschwindigkeit! 💡 The Manchester Trick: We configure all 16 contact paths simultaneously. Then a single electrical pulse races through the pre-closed chain like falling dominoes in under 2 nanoseconds! Addition at the speed of light!

📝 3. Das Registerwerk: Der Notizblock der CPU 📝 3. Register File: The CPU's Scratchpad

Bevor die ALU rechnen kann, müssen die Zahlen griffbereit sein. Das Registerwerk (POD 02) hat 6 feste Plätze: den Akkumulator ACC, vier Allzweckregister R0, R1, R2, R3 und das Rechen-Zwischenregister TMP. Jedes Bit wird von einem Relais gehalten, das sich selbst mit Strom versorgt, sobald es einmal angezogen hat (Selbsthaltung).

Before math can happen, numbers must be immediately accessible. The register file (POD 02) holds 6 registers: the accumulator ACC, four general-purpose registers R0, R1, R2, R3, and operand latch TMP. Each bit is stored by a bistable relay that holds itself energized via feedback until reset.

💡 Für Dummies: Wie ein Post-It Zettel auf dem Schreibtisch. Die leuchtenden LEDs zeigen Christian auf einen Blick, welche Zahl gerade im Speicher steht! 💡 For Dummies: Just like sticky notes on your desk. Glowing LEDs show Christian at a single glance which number is currently stored!

🧭 4. PC & MAR: Der Lokomotivführer des Rechners 🧭 4. PC & MAR: The Train Conductor

Ein Computer führt Befehle der Reihe nach aus. Der Program Counter (PC) ist wie ein Kilometerzähler: Nach jedem Befehl zählt er automatisch $PC = PC + 1$. Wenn das Programm eine Verzweigung macht (z.B. "Wenn Zahl > 0, springe zu Zeile 50"), lädt der PC direkt die neue Adresse. Das MAR (Memory Address Register) nimmt diese Adresse und zeigt auf die exakte Speicherzelle im Ferritkernspeicher.

Computers execute instructions sequentially. The Program Counter (PC) acts like an odometer: after every cycle it increments $PC = PC + 1$. On jumps or branch statements, it loads the destination address directly. The MAR (Memory Address Register) holds this pointer and targets the exact coordinate in core memory.

💡 Für Dummies: Der PC weiß, auf welcher Seite im Buch wir lesen; das MAR schlägt die Seite mit dem Finger auf. 💡 For Dummies: The PC knows which page in the book we are on; the MAR places your finger right on the sentence.

⏱️ 5. Der Sequencer: Der Dirigent mit dem 10V-Kick ⏱️ 5. The Sequencer: Conductor with a 10V Kick

Wenn alle Musiker im Orchester gleichzeitig spielen, gibt es Chaos. Der Sequencer (POD 04) teilt jeden Rechenschritt in feste Taktschläge ($T_0$ bis $T_5$) ein. Außerdem hat er ein geheimes Kraftwerk: Um die träge Masse der Relaiszungen zu überwinden, gibt er ihnen für die ersten $80\,\mu\text{s}$ einen doppelten Spannungskick (**10 Volt**)! Sobald die Zunge klebt, drosselt er auf **2,5 Volt**, sodass die Relais eiskalt bleiben und 75% Strom sparen.

If every musician plays at once, you get noise. The sequencer (POD 04) organizes every instruction into discrete clock beats ($T_0$ through $T_5$). It also features a dynamic powerhouse: to overcome mechanical inertia, it blasts relay coils with **10 Volts** for the first $80\,\mu\text{s}$ (overdrive), then drops to **2.5 Volts** to hold the contact shut — cutting power consumption by 75%!

💡 Für Dummies: Wie beim Anschieben eines Autos: Am Anfang braucht man einen kräftigen Ruck, danach rollt es fast von alleine! 💡 For Dummies: Like pushing a stalled car: you need a big heave to get it rolling, but once in motion, gentle pressure keeps it moving!

🍩 6. Ferritkernspeicher: Die 16.384 Magnet-Donuts 🍩 6. Core Memory: 16,384 Magnetic Ceramic Donuts

Ein Magnetkern ist ein winziger Keramikring (Durchmesser ca. 0,8 mm), der magnetisiert werden kann. Magnetisierung im Uhrzeigersinn = 1; gegen den Uhrzeigersinn = 0. Durch jeden Kern laufen vier feine Drähte (X, Y, Sense, Inhibit). Schickt man über den X- und den Y-Draht je die halbe Stromstärke ($175\,\text{mA}$), reicht die Kraft nur an dem einen Kreuzungspunkt aus, um den Kern umzukippen (Koinzidenzstrom-Prinzip)!

A magnetic core is a miniature ceramic toroid (~0.8mm outer diameter) that holds a magnetic orientation. Clockwise magnetization represents a 1; counter-clockwise represents a 0. Four fine enameled wires thread each core (X, Y, Sense, Inhibit). Sending half-currents ($175\,\text{mA}$) down an X and Y wire flips only the single ring at their intersection!

💡 Für Dummies: Das ist echtes, unzerstörbares Gedächtnis. Selbst wenn man dem Computer 50 Jahre lang den Stecker zieht, bleibt jedes Bit exakt gespeichert! 💡 For Dummies: Non-volatile memory at its finest. Even if unplugged for 50 years, every single bit remains frozen in ceramic magnetism!

🚀 7. Der Math-Coprozessor: Das Multiplikations-Wunder 🚀 7. Math Coprocessor: Hardware Multiply Engine

Normale Relaisrechner können nur addieren. Wenn man $13 \times 7$ rechnen will, muss man 13 siebenmal hintereinander zusammenzählen. Unser Math-Coprozessor (POD 07) arbeitet wie die Schüler in der Schule mit der schriftlichen Multiplikation (Shift-and-Add): Er verschiebt das Bitmuster in Schieberegistern und addiert in Hardware. Eine 16-Bit-Multiplikation ist in wenigen Millisekunden erledigt!

Basic relay CPUs can only add. To compute $13 \times 7$, they must loop and add 13 seven times. Our Math Coprocessor (POD 07) utilizes automated hardware Shift-and-Add algorithms: it shifts bit vectors and accumulates products autonomously, finishing full 16-bit multiplications in milliseconds!

💡 Für Dummies: Wie ein Taschenrechner neben dem Laptop: Er rechnet die schweren Aufgaben im Hintergrund, während die CPU sich um den Bildschirm kümmert. 💡 For Dummies: Like a desktop calculator next to your laptop: it crunches heavy math in the background while the CPU drives the displays.

🕹️ 8. Das Frontpanel: Blinkenlights & Astronauten-Schalter 🕹️ 8. Front Panel: Blinkenlights & Toggle Switches

Keine Maus, keine Tastatur: In den 1970er Jahren steuerte man Großrechner (wie die legendäre PDP-11) über ein Frontpanel. Unser Slice 3 hat 32 massive Knebelschalter. Man kippt die Schalter nach oben für 1 und nach unten für 0, drückt auf DEPOSIT, und schon ist das Datenwort im Kernspeicher! Mit SINGLE STEP kann man den Computer Befehl für Befehl im Zeitlupentempo beobachten.

No mouse, no keyboard required: in the 1970s, mainframe engineers booted machines like the PDP-11 via toggle switches. Slice 3 sports 32 heavy toggle switches. Flip up for 1, down for 0, hit DEPOSIT, and the binary word is etched into ferrite. SINGLE STEP lets you step through clock cycles in human slow-motion.

💡 Für Dummies: Pures Retro-Feeling. Jede Rechenoperation funkelt auf 32 leuchtenden LEDs wie im Raumschiff Enterprise! 💡 For Dummies: Pure tactile bliss. Every machine cycle sparkles across 32 glowing LEDs like the bridge of Starship Enterprise!

📺 9. Grafik, Sound & Oszilloskop: Die Slices 📺 9. Video, Audio & Scope: Peripheral Slices

Ein Großrechner braucht Augen und Ohren! Slice 1 erzeugt ein gestochen scharfes 640x480 VGA-Farbbild und spielt mit dem Yamaha YM2149 Soundchip Arcade-Musik. Slice 2 verbindet die 24V-Industriewelt mit Optokopplern. Slice 5 zaubert Vektorgrafiken und mathematische Lissajous-Kurven direkt auf ein Labor-Oszilloskop!

A true mainframe demands rich interfaces! Slice 1 drives 640x480 VGA displays and generates 3-channel arcade audio via the Yamaha YM2149 sound chip. Slice 2 bridges 24V industrial sensors and actuators. Slice 5 outputs analog X/Y voltages to draw gorgeous Lissajous figures on laboratory oscilloscopes!

💡 Für Dummies: Wenn Peter eine Platine abzieht, rechnet der Großrechner unbeeindruckt weiter — modularer Einschubtechnik sei Dank! 💡 For Dummies: If Peter unplugs a peripheral slice, the mainframe computes on unperturbed — true hot-pluggable Eurocard modularity!

🕹️ Interaktive 3D-Explosionszeichnung beider Türme (Dual-Tower WebGL) 🕹️ Interactive 3D Exploded Assembly: Dual-Tower WebGL

Erkunde Turm 1 (CPU & Coprozessor) und Turm 2 (Kernspeicher & Peripherie) mit echten Platinen-Texturen. Ziehe den Regler, um die Baugruppen zu trennen. Explore Tower 1 (CPU & Coprocessor) and Tower 2 (Core Memory & I/O) with photorealistic PCB textures. Drag the slider to explode the assembly.

Module
Description

⚙️ Mainframe Ablauf-Logik & Taktzyklus ⚙️ Mainframe Execution Logic & Clock Cycle

Vollständiger 6-Phasen-Taktzyklus vom Befehlsholen bis zum 2-Nanosekunden Manchester Carry-Bypass. Complete 6-phase execution flow from opcode fetch to sub-2ns Manchester carry bypass.

🚂 Der 6-Schritte-Fahrplan (Für Dummies wie mich (Christian)) 🚂 The 6-Step Timetable (For Dummies Like Me (Christian))

Wie arbeitet der Großrechner einen Befehl ab? Genau wie ein pünktlicher Zugfahrplan mit 6 festen Stationen:

How does the mainframe execute an instruction? Just like a punctual railway timetable with 6 fixed stops:

  • T0 (Befehl holen): Der Schaffner holt das nächste 16-Bit Befehlswort aus dem Ferritkernspeicher.
  • T0 (Opcode Fetch): The conductor fetches the next 16-bit instruction word from magnetic core memory.
  • T1 (Weichen stellen): Die Reed-Relais ziehen völlig stromlos an. Null Funken, null Abbrand!
  • T1 (Decode & Setup): Reed relays actuate under zero current. Zero sparks, zero erosion!
  • T2 (Ziel anpeilen): Das Adressregister MAR zeigt auf die gewünschte Zelle. Die Relais schwingen aus (60 µs Pause).
  • T2 (Target Settle): MAR points to the desired memory cell while reed contacts settle vibrationally (60 µs).
  • T3 (Speicher lesen): Der Koinzidenzstrom kippt den Ferritkern – das Datenwort steht blitzschnell bereit.
  • T3 (Core Read): Half-currents flip the target core — operand data is delivered instantly.
  • T4 (Rechnen): Der Datenpuls saust durch die Relaiskontakte. Der passive Manchester-Carry flitzt in unter 2 Nanosekunden durch alle 16 Bits!
  • T4 (Execution): Data pulse flows through the contact tree. Manchester carry traverses 16 bits in <2 nanoseconds!
  • T5 (Abspeichern): Das Rechenergebnis landet im Register, und der Befehlszähler springt eins weiter. Fertig!
  • T5 (Writeback): Result is latched into the destination register, and the program counter steps ahead. Done!

🔬 Peters ADDM [M], Reg Befehl im Höchstgeschwindigkeitsablauf (1.000 IPS) 🔬 Peter's ADDM [M], Reg Instruction in High-Speed Flow (1,000 IPS)

Der komplexeste Befehl der Architektur — das direkte Addieren eines Speicherzelleninhalts zu einem Register — benötigte auf Zuses Z3 oder klassischen Relaisrechnern mehrere Sekunden. Im CLACK-RR läuft er in exakt 1{,}1 Millisekunden ab:

The most complex instruction in the architecture — adding a memory operand directly to a register — took several seconds on early relay computers. On the CLACK-RR, it runs in exactly 1.1 milliseconds:

Phase DauerDuration Relais- & Bus-AktionRelay & Bus Action SignalflussSignal Flow
M0: Opcode Fetch 300 µs PC drives A0..A15; Core Memory reads opcode Core Cube → IR Latch
M1: Operand Fetch 300 µs Operand address on A0..A15; Core reads data word Core Cube → TMP Register
M2: ALU Setup (Φ1) 200 µs Contacts switch cold to ADD (Reg + TMP) Zero-current contact closure
M3: Carry & Strobe (Φ2) 100 µs Manchester chain energized (<2ns propagation) Pure wire-speed current pulse
M4: Writeback 200 µs Latch result into destination; update flags ALU Out → Dest Register Latch
T0: Opcode Fetch
The synchronous Program Counter (PC) places the 16-bit address on BUS_A0..A15. The 3D magnetic core memory in Tower 2 reads the instruction word in 350 ns and drives it across BUS_D0..D15 into the Instruction Register (IR) in Tower 1.

⚡ Leiterbahn-Berechnung & Strombudget (IPC-2152) ⚡ Trace Width & Current Budget (IPC-2152)

Dimensionierung der Stromschienen und Joulesche Erwärmung nach dem internationalen IPC-2152 Standard. Power rail sizing and Joule heating verified against the international IPC-2152 standard.

💡 Warum brennen unsere Platinen nicht ab? (Für Dummies wie mich (Christian)) 💡 Why don't our PCBs burn up? (For Dummies Like Me (Christian))

Stell Dir Leiterbahnen wie Wasserrohre vor: Jagt man 5 Ampere Strom (so viel wie ein dicker Autoscheinwerfer!) durch ein winziges Haarröhrchen, fängt es an zu kochen und brennt durch!

Think of PCB copper traces like water pipes: if you force 5 Amps of electric current (as much as a car headlight!) through a tiny capillary tube, the water boils and the pipe bursts!

Deshalb hat unser Mainframe dreifache Rohre: Pins 35, 37 und 39 teilen sich die 5V-Leitung brüderlich. Jeder Pin trägt nur ein Drittel der Last — dadurch bleiben alle Platinen eiskalt, sicher und langlebig!

That's why our Mainframe uses triple-redundant conduits: Pins 35, 37, and 39 share the 5V line harmoniously. Each pin carries only a fraction of the current — keeping all boards cool, safe, and built to last!

🔬 Mathematische Herleitung nach IPC-2152 Standard 🔬 Mathematical Derivation per IPC-2152 Standard

Für äußere Kupferlagen (Top/Bottom) gilt die empirische Bemessungsformel:

For external PCB copper layers, current capacity is governed by the empirical formula:

I = k • (ΔT)0.44 • A0.725   [k = 0.048 for external layers]

Bei einer Standard-Kupferauflage von $35\,\mu\text{m}$ ($1\,\text{oz}$) und einer $2{,}54\,\text{mm}$ (100 mil) breiten Stromschiene beträgt der zulässige Dauerstrom bei minimaler Erwärmung ($\Delta T = 10^\circ\text{C}$) über $4{,}6\,\text{A}$. Dank paralleler Kupferflächen auf Vorder- und Rückseite liegt der Gesamtwiderstand der Hauptleitung unter $45\,\text{m}\Omega$.

With standard $35\,\mu\text{m}$ ($1\,\text{oz}$) copper and a $2.54\,\text{mm}$ (100 mil) power rail, permissible continuous current at low temperature rise ($\Delta T = 10^\circ\text{C}$) exceeds $4.6\,\text{A}$. Thanks to dual-sided copper plane stitching, total DC loop resistance remains below $45\,\text{m}\Omega$.

🧮 Interaktiver IPC-2152 Leiterbahn- & Stromtragfähigkeits-Rechner 🧮 Interactive IPC-2152 Trace Width & Current Calculator

4.62 A
Stromtragfähigkeit (IPC-2152)Max Current (IPC-2152)
42.5 mΩ
Gleichstromwiderstand (20°C)DC Resistance (20°C)
196 mV
Spannungsabfall bei VollastVoltage Drop at Full Load

🔬 Voll in die Tiefe: Elektromechanische Physik & Schaltungstheorie 🔬 Pro Deep Dive: Electromechanical Physics & Circuit Theory

Für Peter und alle Ingenieure: Mathematische Herleitungen, Entregungs-Dynamik, Hysterese-Sensorik und Wellenleitung. For Peter and fellow engineers: mathematical derivations, coil de-energization dynamics, core hysteresis, and transmission lines.

⚡ 1. Spulen-Entregung & Aktive 24V Zener-Klammerung ⚡ 1. Coil De-energization & Active 24V Zener Snubbing

Beim Abschalten einer Spule induziert das zusammenbrechende Magnetfeld eine Gegen-EMK $V = -L \frac{di}{dt}$. Eine einfache Freilaufdiode (1N4148, $V_F \approx 0{,}7\,\text{V}$) hält den Strom über die Spule im Kreis:

Upon coil de-energization, the collapsing magnetic flux induces a counter-EMF $V = -L \frac{di}{dt}$. A standard flyback diode (1N4148, $V_F \approx 0.7\,\text{V}$) forces inductive current to circulate through its forward drop:

τslow = L / (Rcoil + rd) ≈ 2.2 ms ⇒ toff > 2.500 μs

Durch Reihenschaltung einer 24V Zener-Diode (BZX79-C24) steigt die Gegenspannung kontrolliert auf $V_{\text{clamp}} = V_Z + V_F = 24{,}7\,\text{V}$. Die Stromänderungsrate verzehnfacht sich:

Placing a 24V Zener diode (BZX79-C24) in series with the diode enforces a controlled counter-voltage $V_{\text{clamp}} = V_Z + V_F = 24.7\,\text{V}$. Current slew rate increases by an order of magnitude:

di/dt = -Vclamp / L ⇒ trelease < 120 μs (> 20x Speedup!)

Paschen-Gesetz: Im versiegelten Glaskolben verhindert die Stickstofffüllung ($V_{\text{breakdown}} > 250\,\text{V}$) Lichtbogenbildung. Rhodium-Kontakte ($\Phi = 4{,}71\,\text{eV}$) bleiben frei von Materialmigration.

Paschen's Law: Inside hermetic reed capsules, pure dry nitrogen ($V_{\text{breakdown}} > 250\,\text{V}$) suppresses Townsend breakdown. Rhodium-ruthenium contact metallurgy ($\Phi = 4.71\,\text{eV}$) experiences zero material migration under cold switching.

🔋 2. Dynamischer 2-Stufen Overdrive (Current Peaking) 🔋 2. Dynamic 2-Stage Coil Overdrive (Current Peaking)

Der Anzugsstrom eines Relais folgt der Differentialgleichung $i(t) = \frac{V}{R} (1 - e^{-t/\tau})$. Bei 5V Nennspannung benötigt der Spulenstrom $320\,\mu\text{s}$, um den magnetischen Schwellwert $I_{\text{pull-in}} = 14\,\text{mA}$ zu erreichen.

Relay actuation current obeys the classic differential equation $i(t) = \frac{V}{R} (1 - e^{-t/\tau})$. At nominal 5V, coil current requires $320\,\mu\text{s}$ to reach the magnetic pull-in threshold $I_{\text{pull-in}} = 14\,\text{mA}$.

Kick-Phase: Vkick = 10 V (t ≤ 80 μs) ⇒ tpull-in < 78 μs

Nach $80\,\mu\text{s}$ schaltet der Sequencer (POD 04) auf die Haltespannung $V_{\text{hold}} = 2{,}5\,\text{V}$ ab. Da die Haltekraft im geschlossenen Magnetkreis quadratisch mit dem reziproken Luftspalt wächst ($F \propto B^2 / \mu_0$), reichen 2.5V völlig aus, um den Kontakt geschlossen zu halten:

After $80\,\mu\text{s}$, the master sequencer (POD 04) throttles the drive to $V_{\text{hold}} = 2.5\,\text{V}$. Because magnetic pull force in a closed flux loop scales quadratically with inverse gap distance ($F \propto B^2 / \mu_0$), 2.5V reliably clamps the reeds shut while saving 75% power:

Phold = (2.5)2 / Rcoil = 0.25 • Pnom (-75% Thermische Verlustleistung)

🏎️ 3. Manchester Carry-Bypass & HF-Wellenleitung 🏎️ 3. Manchester Carry Bypass & Transmission Line Theory

Die 16-Bit ALU verwendet Shenler DIP-1C05 Wechslerrelais, verschaltet als passiver Manchester-Carrybaum:

The 16-bit ALU uses Shenler DIP-1C05 SPDT (Form-C) relays arranged as a passive Manchester carry ladder:

Pk = Ak ⊕ Bk (Propagate)   Gk = Ak • Bk (Generate)

Alle 16 Bitstufen schalten ihre Relais simultan während Phase $\Phi_1$. Beim Eintreffen des Daten-Strobes ($\Phi_2$) ist die Übertragskette eine durchgehende Kupferleiterbahn. Auf FR4-Substrat ($\varepsilon_r \approx 4{,}5$) breitet sich das Signal mit Phasengeschwindigkeit aus:

All 16 bit stages configure their contacts simultaneously during phase $\Phi_1$. When the data strobe ($\Phi_2$) fires, the carry path is already a solid, closed copper transmission line. Across FR4 substrate ($\varepsilon_r \approx 4.5$), signal propagation velocity is:

vp = c / √εr ≈ 141 mm/ns ⇒ tpd(200 mm) ≈ 1.42 ns (< 2 ns!)

Damit ist der 16-Bit Übertrag in unter 2 Nanosekunden abgeschlossen — 2.000-mal schneller als die Relaismechanik!

Hence the full 16-bit carry propagation finishes in under 2 nanoseconds — 2,000 times faster than relay mechanics!

🧲 4. Lithium-Ferrit Hysterese & Koinzidenzstrom-Sensing 🧲 4. Lithium-Ferrite Hysteresis & Coincident Sensing

Die 32x32 Speicherebene nutzt Magnesium-Mangan-Ferritkerne mit rechteckiger Hystereseschleife ($B\text{-}H$).

The 32x32 core memory plane utilizes magnesium-manganese ferrite toroids exhibiting square $B\text{-}H$ hysteresis loops:

Ix = Iy = 175 mA (Im/2) ⇒ H < Hc (Reversibel, Kein Kippen)
Itotal = Ix + Iy = 350 mA ⇒ H > Hc (Barkhausen-Sprung ΔΦ)

Das Umklappen des magnetischen Flusses induziert nach dem Faradayschen Induktionsgesetz einen Spannungsimpuls auf der Sense-Schleife:

Flipping the magnetic flux induces an electromotive pulse on the diagonal sense loop via Faraday's Law:

Vsense = -N • (dΦ/dt) = -Acore • (ΔB/Δt) ≈ 15 .. 22 mV (trise ≈ 35 ns)

Ein zweistufiger Differenzverstärker mit aktiver Gleichtaktunterdrückung detektiert das $15\,\text{mV}$-Signal zuverlässig. Destruktives Lesen erfordert einen automatischen Writeback-Zyklus ($t_{\text{cycle}} \approx 700\,\text{ns}$).

A two-stage differential sense amplifier with active CMRR accurately discriminates the $15\,\text{mV}$ peak. Destructive readouts initiate an immediate automatic restore cycle ($t_{\text{cycle}} \approx 700\,\text{ns}$).

🔄 5. Multi-Core Token-Ring Bus-Arbiter (Erweiterbar bis 16 Cores) 🔄 5. Multi-Core Token-Ring Bus Arbiter (Expandable up to 16 Cores)

Der CLACK-MAINFRAME skaliert nativ auf 4 parallele Relais-Kerne (RC-Quad) und ist über hierarchische Bus-Cluster modular auf bis zu 16 Cores erweiterbar. Alle Kerne teilen sich den zentralen 16K Ferritkernspeicher ohne Buskonflikte:

The CLACK-MAINFRAME natively scales to 4 parallel relay cores (RC-Quad) and architecturally expands up to 16 cores via hierarchical bus clusters. All cores share the central 16K magnetic core memory cube with zero bus contention:

4-Core Quad: Tslice = 200 μs ⇒ Tcycle = 800 μs (1.250 Hz Bus-Rate)
16-Core Cluster: 4 Cluster × 4 Cores • Tsub-slice = 50 μs ⇒ Tcluster-cycle = 800 μs

Der synchrone Round-Robin Token-Ring Arbiter auf 74HCT-Basis tastet kontinuierlich die Speicheranforderungen (REQ0..REQ15) ab. Benötigt ein Kern keinen Speicherzugriff, wird der Token asynchron in unter $35\,\text{ns}$ über Lookahead-Logik übersprungen (Skip-on-Idle). Bei 16 Cores garantieren $50\,\mu\text{s}$ Zeitschlitze, dass jeder aktive Kern deterministisch bedient wird.

The synchronous hardware round-robin arbiter continuously samples memory request flags (REQ0..REQ15). If a core has no active memory request, the token skips asynchronously in $<35\,\text{ns}$ via lookahead skip-logic. In the 16-core configuration, $50\,\mu\text{s}$ time sub-slices ensure that every active core receives deterministic bus access within an identical $800\,\mu\text{s}$ frame.

📺 6. HF-Signalintegrität & VESA 640x480 Analogtreiber 📺 6. RF Signal Integrity & VESA 640x480 Video Driver

Slice 1 erzeugt standardkonforme analoge VGA-Signale mit exakt $25{,}175\,\text{MHz}$ Pixeltakt und $31{,}469\,\text{kHz}$ Zeilenfrequenz:

Slice 1 generates VESA-compliant analog RGB video signals at $25.175\,\text{MHz}$ pixel clock and $31.469\,\text{kHz}$ horizontal rate:

Vout = 0.70 Vpp an 75 Ω Last   THS7316 5th-Order Filter (fc = 8.5 MHz)

Koplanare Wellenleiter mit Massefläche (CPW-G) auf den Außenlagen garantieren $75\,\Omega$ Wellenwiderstand ohne Reflektionen. Die R-2R Leitern auf Slice 5 nutzen $0{,}1\%$ Metallschichtwiderstände mit TL072 JFET-OP-Amps ($13\,\text{V}/\mu\text{s}$ Slew Rate).

Coplanar waveguides with ground (CPW-G) ensure exact $75\,\Omega$ characteristic impedance with zero reflections. Slice 5 R-2R DAC ladders employ $0.1\%$ thin-film precision resistors with TL072 JFET op-amps ($13\,\text{V}/\mu\text{s}$ slew rate).

Architektur & Skalierbarkeit: Erweiterbar bis 16 Cores Architecture & Scalability: Expandable up to 16 Cores

Der CLACK-MAINFRAME bricht mit den Grenzen klassischer Einplatinen-Relaisrechner. Durch die modulare Eurocard 3U POD-Struktur skaliert das System stufenlos vom energieeffizienten Single-Core über den 4-Core Quad-Mainframe bis hin zu 16 Cores über hierarchische Token-Ring-Cluster. The CLACK-MAINFRAME transcends the boundaries of classical single-board relay computers. Through its modular Eurocard 3U POD topology, the machine scales smoothly from an energy-efficient single core up to a 4-core quad mainframe, expandable up to 16 cores via hierarchical token-ring bus clustering.

Phasenverschobenes Pipelining Phase-Shifted Pipelining

Mechanische Relais benötigen 5 bis 10 Millisekunden zum Umschalten. Durch phasenverschobenen Mehrkernbetrieb rechnet Kern 0, während Kern 1 dekodiert und Kern 2 auf den Speicher zugreift — maximale Rechenleistung trotz mechanischer Trägheit. Mechanical relays require physical time to move. By employing phase-shifted multi-core pipelining, Core 0 executes while Core 1 decodes and Core 2 accesses memory — maximizing computational throughput despite mechanical inertia.

Manchester Carry-Bypass Manchester Carry Bypass

Die 16-Bit ALU überwindet die zeitraubende Übertragsfortpflanzung durch eine hardware-beschleunigte Bypass-Kette. Dadurch sinkt die Additionszeit über alle 16 Bit auf das Niveau eines einzelnen Relaishubs (< 2 ns Signallaufzeit). The 16-bit ALU eliminates sequential carry ripple delays via a hardware-accelerated SPDT bypass ladder. Addition time across all 16 bits collapses to wire speed (< 2 ns propagation latency).

10V/2.5V Overdrive-Pulse 10V/2.5V Overdrive Pulses

Spulenschonender Spitzenstrombetrieb: Ein harter 10V-Anzugsimpuls (80 µs) garantiert blitzschnelles Durchschalten, während eine automatische Absenkung auf 2.5V Haltespannung thermische Belastung und Leistungsaufnahme minimiert. Coil-preserving peaking operation: an aggressive 10V pull-in pulse (80 µs) guarantees instant contact closure, while automated reduction to a 2.5V holding voltage prevents thermal stress and cuts power by 75%.

Erweiterbar bis 16 Cores Expandable up to 16 Cores

Hierarchische Cluster-Topologie: Über die kaskadierbaren 40-Pin CLACK-BUS Backplanes (POD 05) und tokenbasierte Crossbar-Arbitrierung lässt sich das System in 4 Cluster zu je 4 Cores bündeln — für bis zu 16 kooperative Rechenkerne am zentralen 16K Ferritkern-Speicher. Hierarchical cluster topology: cascadable 40-pin CLACK-BUS backplanes (POD 05) and token-based crossbar arbitration allow grouping into 4 clusters of 4 cores each — scaling up to 16 cooperative relay cores sharing the central 16K magnetic core cube.

📐 Architektur- & Logik-Schaltpläne (10 DIN A3 Master-Pläne) 📐 Architecture & Logic Schematics Suite (10 DIN A3 Master Plans)

Hochdetaillierte, normgerechte DIN A3 Vektor-Architekturpläne (DIN ISO 7200) für das Gesamtsystem, alle Eurocard 3U Rechen-PODs und das Ferritkern-Subsystem. Vollständig skalierbar als interaktiver Vektor (SVG), druckfähiges Vektor-PDF und verlustfreies 300 DPI Rendering. Ultra-detailed, standard-compliant DIN A3 vector architecture schematics (DIN ISO 7200) covering the complete mainframe, all Eurocard 3U compute PODs, and the core memory subsystem. Fully scalable as interactive SVG, printable vector PDF, and lossless 300 DPI raster graphics.

CPU Logik-Diagramm DIN A3 • SVG / PDF
DOC: CLACK-LOGIC-01 • CPU CORE
16-Bit CPU Datenpfad & Steuerwerk
Komplette 3-Säulen-Architektur: Steuerwerk (IR, 6:64 Decoder, Diodenmatrix, 4-Phasen-Taktung), Rechenwerk (Accu, ALU, Accu ER, SR) und Adresswerk (AR, PC_HR, +1, PC, AB-R). Complete 3-column topology: Control Unit (IR, decoder, diode matrix, 4-phase clocking), ALU datapath (Accu, Manchester ALU, Accu ER, SR), and Address Unit (AR, PC_HR, +1, PC, AB-R).
📄 PDF (DIN A3) 🖼️ 300 DPI
Gesamtsystem Architektur SYSTEM • SVG / PDF
DOC: CLACK-SYS-00 • MAINFRAME ECOSYSTEM
CLACK-MAINFRAME Gesamtsystem
Übersicht über den zentralen 40-Pin CLACK-BUS, die 7 Eurocard 3U Rechen-PODs, den 32x32 Ferritkernspeicher, das Clack-Core-ROM und alle 4 Peripherie-Docks (VGA, Industrie-I/O, PDP-11, Oszi). Master view of the central 40-pin CLACK-BUS, all 7 Eurocard 3U compute PODs, 32x32 core memory plane, Clack-Core-ROM, and the 4 peripheral workstation slices.
📄 PDF (DIN A3) 🖼️ 300 DPI
POD 01 ALU Logik POD 01 • SVG / PDF
DOC: CLACK-POD-01 • ALU PIPELINE
POD 01: 16-Bit Manchester ALU
16 Bit-Slices mit Propagate-, Generate- und Kill-Stufen, Sub-2ns Manchester Carry Bypass-Schalter (HKE SIP-1A05 Relais) und Status-Flags (C, Z, N, V). 16 bit-slices with Propagate, Generate, and Kill gates, sub-2ns Manchester carry bypass ladder (HKE SIP-1A05 relays), and status flags (C, Z, N, V).
📄 PDF (DIN A3) 🖼️ 300 DPI
POD 02 Register File POD 02 • SVG / PDF
DOC: CLACK-POD-02 • REGISTER FILE
POD 02: 16-Bit Register File
6 Allzweckregister (ACC, R0..R3, TMP), 74HCT138 Adressdecoder, HKE Reed-Relais galvanische Bus-Isolation und 16 Status-LEDs. 6 general-purpose registers (ACC, R0..R3, TMP), 74HCT138 address decoder, HKE reed-relay galvanic bus isolation, and 16 status LEDs.
📄 PDF (DIN A3) 🖼️ 300 DPI
POD 03 PC & MAR POD 03 • SVG / PDF
DOC: CLACK-POD-03 • ADDRESS ENGINE
POD 03: PC, MAR & Stack Pointer
16-Bit Up/Down PC (74HCT193), Memory Address Register (MAR) zur Adressbus-Treiberstufe und 16-Bit Hardware Stack Pointer (SP) für bis zu 16.384 Call/Ret Ebenen. 16-bit up/down PC (74HCT193), Memory Address Register (MAR) for bus isolation, and 16-bit hardware stack pointer (SP) supporting up to 16,384 call/return levels.
📄 PDF (DIN A3) 🖼️ 300 DPI
POD 04 Sequencer POD 04 • SVG / PDF
DOC: CLACK-POD-04 • TIMING & MATRIX
POD 04: Sequencer & 10V Overdrive
4-Phasen-Taktgenerator (T0..T3), 32x16 1N4148 Diodenmatrix-ROM und 10V/2.5V Overdrive-Pulsformer (4x schnellere Relais-Schaltzeit, 75% weniger Wärme). 4-phase clock generator (T0..T3), 32x16 diode matrix ROM, and 10V/2.5V overdrive pulse shaper (4x faster relay closing time, 75% power reduction).
📄 PDF (DIN A3) 🖼️ 300 DPI
POD 05 Backplane POD 05 • SVG / PDF
DOC: CLACK-POD-05 • EUROCARD BUS
POD 05: Eurocard 3U Backplane
6 Einschub-Slots, 40-Pin CLACK-BUS Pinout, >10A Kupfer-Versorgungsflächen (+5V, +3.3V, +24V, GND), 10k Bus-Terminierung und Schutzdioden. 6 card slots, 40-pin CLACK-BUS layout, >10A heavy copper power planes (+5V, +3.3V, +24V, GND), 10k bus termination, and protection diodes.
📄 PDF (DIN A3) 🖼️ 300 DPI
POD 06 Display POD 06 • SVG / PDF
DOC: CLACK-POD-06 • AUTONOMOUS DISPLAY
POD 06: 64x64 RGB Matrix Display
Dual-Port VRAM (0xE000-0xEFFF), diskrete Hardware-Scan-Engine mit 10/20 MHz THT Oszillator und Zählern (0% Pico!), HUB75E und Waveshare P2 Panel. Dual-port VRAM (0xE000-0xEFFF), discrete hardware scan engine with 10/20 MHz THT oscillator and counters (0% Pico!), HUB75E, and Waveshare P2 panel.
📄 PDF (DIN A3) 🖼️ 300 DPI
POD 07 Math Coprocessor POD 07 • SVG / PDF
DOC: CLACK-POD-07 • MATH PIPELINE
POD 07: Math Coprocessor
16x16 Hardware-Multiplikations-Array (MUL/IMUL in 4 Zyklen), Hardware Divider (DIV/IDIV) und Single-Cycle 16-Bit Barrel Shifter (SHL, SHR, SAR, ROL, RCR). 16x16 hardware multiplier array (MUL/IMUL in 4 cycles), hardware divider (DIV/IDIV), and single-cycle 16-bit barrel shifter (SHL, SHR, SAR, ROL, RCR).
📄 PDF (DIN A3) 🖼️ 300 DPI
Ferritkernspeicher Subsystem CORE RAM • SVG / PDF
DOC: CLACK-MEM-01 • COINCIDENT CURRENT
32x32 Ferritkernspeicher-Subsystem
1.024 Lithium-Ferritkerne im 4-Draht-System (X, Y, Sense, Inhibit), 190 mA Konstantstrom-Treiber, differenzieller LM311 Leseverstärker und Strobe-Austastung. 1,024 lithium-ferrite cores in a 4-wire system (X, Y, Sense, Inhibit), 190 mA constant-current drivers, differential LM311 sense amp, and strobe gating.
📄 PDF (DIN A3) 🖼️ 300 DPI

Hardware-Module & Baugruppen (14 PODs) Hardware Modules & Subsystems (14 PODs)

Jedes Modul ist als standardisierte Acorn Risc PC Eurocard 3U Steckkarte (220 × 120 mm) aufgebaut und 100% Zero-Defect nach KiCad 9 Richtlinien gefertigt. Every module is engineered in the standardized Acorn Risc PC Eurocard 3U form factor (220 × 120 mm) and manufactured 100% Zero-Defect to KiCad 9 standards.

POD 01 ALU Turm 1 • 3DTower 1 • 3D
POD-CPU-ALU • POD 01 (TOWER 1)
16-Bit Manchester ALU
Das Rechenherz des Computers: Rechnet Plus, Minus und Logik mit 16 Reed-Relais. Durch den Manchester-Bypass springt der Übertrag blitzschnell wie eine Kette fallender Dominosteine! The computational heart: executes addition, subtraction, and logic with 16 reed relays. The Manchester bypass carries overflows in under 2 nanoseconds like falling dominoes! 16-Bit ALU mit Manchester Carry-Bypass (<2ns Carry-Propagation), Shenler DIP-1C05 & HKE Relais. 100% Zero-Defect A*-Routing auf 0.254mm Raster mit 0 DRC-Verstößen. 16-bit ALU with Manchester carry bypass (<2ns propagation), Shenler DIP-1C05 form-C & HKE relays. 100% Zero-Defect A* grid routing on 0.254mm grid.
Eurocard 3U16 Bit • Zero-Defect
📄 PDF
POD 02 Register File Turm 1 • 3DTower 1 • 3D
POD-CPU-REG • POD 02 (TOWER 1)
16-Bit Register File
Der Notizblock für Zahlen: Speichert Zwischenergebnisse in 6 Registern (ACC, R0..R3, TMP). Mit roten Lämpchen für jedes einzelne Bit, sodass man Zahlen direkt ablesen kann! The CPU's scratchpad: stores live working values in 6 registers (ACC, R0..R3, TMP). Features status LEDs for every single bit to read numbers directly! Dual-Port 16-Bit Register File (ACC, R0..R3, TMP) mit 12x 74HCT574, 16x SIP-1A05 Bus-Trennung und 16 Bit-Status-LEDs. Dual-port 16-bit register file (ACC, R0..R3, TMP) with 12x 74HCT574 latches, 16x SIP-1A05 bus isolation relays, and 16 individual bit LEDs.
Eurocard 3UDual-Port • THT
📄 PDF
POD 03 PC & MAR Turm 1 • 3DTower 1 • 3D
POD-CPU-ADDR • POD 03 (TOWER 1)
Program Counter & MAR
Der Lotse des Rechners: Weiß immer genau, bei welchem Befehl wir gerade sind (PC) und wo im Speicher gesucht werden muss (MAR). The system navigator: always tracks which instruction is executing (PC) and targets the exact coordinate in memory (MAR). 16-Bit Synchroner Program Counter (PC), Memory Address Register (MAR) & Stack Pointer mit 74HCT193 Up/Down Zählern und Relais-Steuerlogik. 16-bit synchronous Program Counter (PC), Memory Address Register (MAR) & Stack Pointer with 74HCT193 counters and relay control logic.
Eurocard 3U16-Bit PC • THT
📄 PDF
POD 04 Sequencer Turm 1 • 3DTower 1 • 3D
POD-CPU-CTRL • POD 04 (TOWER 1)
Sequencer & Pulse Driver
Der Taktstock des Orchesters: Erzeugt die Taktschläge und gibt den Relais einen kurzen 10V-Kick zum schnellen Anziehen, bevor er auf 2.5V drosselt! The orchestra conductor: generates execution clock cycles and delivers an 80µs 10V overdrive kick to snap relays shut before dropping to 2.5V! 4-Phasen-Taktgenerator (T0..T3), 10V/2.5V Overdrive-Pulsformer (80µs Anzug, 2.5V Halten) und diskrete 1N4148 Diodenmatrix. 4-phase clock generator (T0..T3), 10V/2.5V overdrive pulse shaper (80µs pull-in, 2.5V hold) and discrete 1N4148 diode microcode matrix.
Eurocard 3U10V Overdrive
📄 PDF
POD 07 Math Coprocessor Turm 1 • MathTower 1 • Math
POD-CPU-MATH • POD 07 (TOWER 1)
16-Bit Math Coprocessor
Der Mathe-Turbo: Multipliziert und dividiert Zahlen völlig eigenständig im Hintergrund, damit die CPU währenddessen weiterarbeiten kann. The math turbocharger: multiplies and divides numbers fully autonomously in hardware, freeing the main CPU for other operations. Autarker Hardware-Multiplizierer & Dividierer (Shift-and-Add/Subtract) mit autonomen Schieberegistern, Bus-Isolation und 0 DRC-Verstößen. Autonomous hardware multiplier & divider (Shift-and-Add/Subtract) with internal shift registers, bus isolation, and 0 DRC violations.
CoprozessorAutark • Shift-Add
📄 PDF
POD 05 Backplane Turm 1 • 3DTower 1 • 3D
POD-SYS-BUS • POD 05 (TOWER 1)
Eurocard Interconnect Backplane
Die Daten-Autobahn: Auf diese Schiene werden alle Platinen gesteckt. Dicke Kupferbahnen sorgen dafür, dass überall volle 5 Volt ankommen. The data highway: holds all Eurocard pods securely. Extra-wide power planes guarantee full 5V voltage delivery across every slot without sag. Passive 6-Slot Eurocard-Backplane mit >10A Power-Kupferflächen, 10k Bus-Terminierung und Schottky-Schutzdioden (BAT43). Passive 6-slot Eurocard backplane with >10A power copper pours, 10k bus pull-up termination networks, and Schottky protection diodes.
Eurocard 3U6x 40-Pin Header
📄 PDF
Slice 3 Frontpanel Turm 1 • FrontTower 1 • Front
POD-UI-PANEL • Slice 3 (TOWER 1)
PDP-11 Frontpanel Blinkenlights
Das Steuerpult für Hacker: Echte massive Kippschalter und funkelnde Leuchtdioden zum manuellen Eingeben von Binärzahlen und Befehlen! The vintage operator console: heavy toggle switches and sparkling LEDs to toggle binary opcodes and step through code manually! Vintage PDP-11 Frontpanel mit 32 THT Knebelschaltern, 32 Adress-/Daten-LEDs, Einzelschritt-Steuerung und Hardware-Breakpoint-Komparator. Vintage PDP-11 front panel with 32 THT toggle switches, 32 address/data LEDs, single-step execution, and hardware address comparator.
Eurocard 3U32x Switch • LED
📄 PDF
Board 02 Controller Baseboard Turm 2 • 3DTower 2 • 3D
POD-MEM-BASE • Board 02 (TOWER 2)
Controller Baseboard
Das Fundament des Speichers: Treibt die Ströme für die Magnetkerne und zeigt Adresse und Daten auf grünen 7-Segment-Anzeigen an. The core memory driver base: supplies half-currents (175 mA) to ferrite rings and displays live bus addresses on green 7-segment LED readouts. Controller Baseboard mit Halbstrom-Treibern (175 mA), Sense-Verstärkern, 12x 7-Segment Displays und 40-Pin ZIF Cartridge Sockel. Controller baseboard with 175mA half-current drivers, sense amplifiers, 12x 7-segment readouts, and 40-pin ZIF cartridge socket.
Acorn FormfaktorBaseboard • 7-Seg
📄 PDF
Board 01 Core Plane Turm 2 • 3DTower 2 • 3D
POD-MEM-PLANE • Board 01 (TOWER 2)
32x32 Core Memory Plane
Echter Magnetkernspeicher: 1.024 winzige Ferritringe, von Hand mit feinsten Kupferdrähten gewebt. Verliert auch ohne Strom niemals ein Bit! Authentic magnetic core memory: 1,024 tiny ferrite rings hand-threaded with copper wires. Zero data loss even when powered down for decades! 1024-Bit Koinzidenzstrom-Magnetkernmatrix (32x32) mit 4 Drähten (X, Y, Sense, Inhibit), ENIG-Goldpads und 0.35 mm Drähten. 1024-bit coincident-current core matrix (32x32) with 4-wire topology (X, Y, Sense, Inhibit) on ENIG gold-plated pads.
100x100 mm1024 Bit • ENIG
📄 PDF
Board 03 Clack-Core-ROM Turm 2 • ROMTower 2 • ROM
POD-MEM-ROM • Board 03 (TOWER 2)
Clack-Core-ROM Cartridge
Der unzerstörbare Fädel-ROM: Wie im Apollo-Bordcomputer wird das Programm durch Ferritkerne gefädelt: Draht durch den Kern = 1, außen vorbei = 0! The indestructible woven ROM: exactly like Apollo's AGC — wire threaded through a core = 1, wire bypassing the core = 0! Handgewebter 64-Word x 16-Bit Rope-ROM für Systemboot & Hardware-Selbsttest, steckbar über ZIF-40 Sockel mit Schutzdioden. Hand-woven 64-word x 16-bit core rope ROM for cold boot & hardware self-test, swappable via 40-pin ZIF socket.
CartridgeZIF-40 • 64x16-Bit
📄 PDF
Slice 1 VGA Console Turm 2 • 3DTower 2 • 3D
POD-IO-VGA • Slice 1 (TOWER 2)
VGA & Chiptune Audio Console
Bildschirm & Musik: Gibt ein gestochen scharfes 640x480 VGA-Bild aus und spielt 3-Kanal Arcade-Sound wie im Commodore Amiga und Atari ST! Displays & Audio: drives 640x480 VGA monitors and plays glorious 3-channel chiptune sound via the vintage Yamaha YM2149! THS7316 0.70Vpp VESA-gepufferte VGA-Ausgabe, Dual USB HID Host, YM2149 PSG Chiptune Soundgenerator und DE10-Lite FPGA Kopplung. THS7316 0.70Vpp VESA-buffered VGA video, dual USB HID host, Yamaha YM2149 sound generator, and DE10-Lite FPGA interface.
Eurocard 3UVESA • YM2149
📄 PDF
Slice 2 Industrial IO Turm 2 • 3DTower 2 • 3D
POD-IO-IND • Slice 2 (TOWER 2)
24V Industrial I/O & RTOS Dock
Schnittstelle zur echten Welt: Schaltet 24V Industrie-Ventile, Motoren und Sensoren galvanisch getrennt und sicher per Optokoppler. Real-world factory interface: switches 24V industrial valves, relays, and sensors with galvanic optocoupler isolation. ILQ620 Optokoppler, ULN2803 Darlington Treiber, RS-485 Schnittstelle und Infineon XMC4500 (ARM Cortex-M4F) RTOS Massenspeicher-Anbindung. ILQ620 optocouplers, ULN2803 Darlington drivers, RS-485 bus, and Infineon XMC4500 (ARM Cortex-M4F) RTOS mass storage dock.
Eurocard 3U24V • Cortex-M4F
📄 PDF
Slice 5 Scope XY Dock Turm 2 • 3DTower 2 • 3D
POD-IO-OSZI • Slice 5 (TOWER 2)
Dual-Channel Scope Vector Dock
Oszilloskop-Grafik: Zeichnet Vektorgrafiken und faszinierende Lissajous-Figuren direkt auf ein analoges Oszilloskop! Oscilloscope vector visuals: draws vector graphics, asteriods, and Lissajous curves directly onto analog lab scopes! High-Speed R-2R DAC-Stufen, TL072 Operationsverstärker (±5V / 0-10V Bipolarpegel), ICL7660 Ladungspumpe und 4 BNC 50Ω Buchsen. High-speed R-2R DAC stages, TL072 op-amps (±5V bipolar output), ICL7660 charge pump, and 4 BNC 50Ω jacks.
Eurocard 3U4x BNC • ±5V
📄 PDF
POD 06 Display Turm 2 • 3DTower 2 • 3D
POD-IO-DISP • POD 06 (TOWER 2)
RGB LED Matrix Display Pod
Das bunte Schaufenster: Steuert eine leuchtende 64x64 RGB LED Matrix an — 100% ohne moderne Mikrocontroller, rein mit solider Logik! The vibrant display window: drives a 64x64 RGB LED matrix — 100% without microcontrollers, purely via discrete counters! Autonome Hardware-Scan-Engine für HUB75E 64x64 Panels mit Dual-Port VRAM (0xE000), 20 MHz THT Takt und 74HCT4040/161 Zählern (0% Pico). Autonomous hardware scan engine for HUB75E 64x64 panels with dual-port VRAM (0xE000), 20 MHz clock, and 74HCT counters (0% Pico).
Eurocard 3UHUB75E • Dual-Port
📄 PDF

Fertigungsstatus & Verifikation Manufacturing Status & Verification

Alle 14 Baugruppen sind zu 100% Zero-Defect nach KiCad 9 Richtlinien verifiziert und produktionsbereit. All 14 boards are 100% Zero-Defect verified against KiCad 9 industrial design rules and ready for production.

2026-11-07 • MILESTONE RELEASE v1.0
Master Zero-Defect Freigabe aller 14 Baugruppen Master Zero-Defect Release for All 14 Boards

Nach intensiver Verifikation wurden alle 14 Hardware-Platinen des Relais-Computer-Ökosystems erfolgreich freigegeben: 0 DRC-Verstöße, 0 unverbundene Pads, 0 ERC-Fehler und 0 Paritätsfehler. Die Fertigungspakete bei JLCPCB wurden auf das einheitliche POD-* Schema migriert (ENIG 2U Gold, FR4 TG155, 35 µm Kupfer).

Following exhaustive rigorous verification, all 14 hardware boards across the relay computing ecosystem have achieved full release: 0 DRC violations, 0 unconnected nets, 0 ERC errors, and 0 parity discrepancies. Manufacturing gerbers are packed per JLCPCB standards (ENIG 2U gold, FR4 TG155, 35 µm copper).

2026-11-03 • HIGH-SPEED UPGRADE
Next-Gen Clack-RR Reed-Relais-Architektur & 10V Overdrive Next-Gen Clack-RR Reed Relay Architecture & 10V Overdrive

Die 16-Bit Manchester-ALU (POD-CPU-ALU) erreicht durch dynamischen Carry-Bypass und aktive 24V-Zener-Klammern Taktfrequenzen von bis zu 1.250 Hz. Der 10V/2.5V Overdrive-Pulsformer (POD-CPU-CTRL) zieht die Relais mit 10V (80 µs) blitzschnell an und senkt die Verlustleistung im Dauerbetrieb um 75%.

The 16-bit Manchester ALU (POD-CPU-ALU) achieves clock rates up to 1,250 Hz via dynamic carry bypassing and active 24V Zener clamping. The 10V/2.5V overdrive driver (POD-CPU-CTRL) actuates coils with an 80µs 10V pulse before dropping to 2.5V, slashing thermal dissipation by 75%.

2026-10-31 • CORE MEMORY INTEGRATION
Koinzidenzstrom-Kernspeicher & Schutzbeschaltung Coincident-Current Core Memory & Transient Protection

Halbstrom-Koinzidenz-Treiberschaltung auf dem Baseboard (POD-MEM-BASE) mit 1N5819 Schottky-Schutzdioden gegen induktive Spikes. Volle 40-Pin CLACK-BUS Kompatibilität garantiert zuverlässigen Datenaustausch zwischen 3D Ferritkernspeicher und CPU.

Half-current coincident driver stage on the baseboard (POD-MEM-BASE) fortified with 1N5819 Schottky diodes against inductive spikes. Uncompromising 40-pin CLACK-BUS compatibility guarantees rock-solid transfers between the 3D core memory and CPU.

Werkstatt-Tagebuch & Community Workshop Diary & Community

Folge dem Projekt live in der Werkstatt von Peter Prikasky und Christian Buchhas: Follow the project live inside the workshop of Peter Prikasky and Christian Buchhas:

Offizielle Homepage Official Homepage

relaiscomputer.at →
Peter Prikaskys originale Dokumentation, Schaltpläne und Architektur. Peter Prikasky's original documentation, schematics, and CPU architecture.

YouTube-Kanal YouTube Channel

@relaiscomputer →
Videos aus der Werkstatt: Schaltende Relais, Taktversuche und Erklärungen. Workshop video dispatches: clicking relays, timing experiments, and bench demos.

Hardware-Showcase Hardware Showcase

clack-memory.relaycomputer.org →
Der 3D Ferritkern-Speicherwürfel & die Acorn-Style Peripherie-Slices. The 3D core memory cube & Acorn-style peripheral workstation slices.